|
DSP/FPGA專業(yè)工程師紹：
鑒于電子信息技術(shù)高速發(fā)展和廣泛應(yīng)用的今天，為了填補(bǔ)嵌入式軟硬件開發(fā)人才的奇缺，環(huán)球教育網(wǎng)嵌入式技術(shù)培訓(xùn)部與合眾達(dá)國際大學(xué)部合作,背靠美國德州儀器公司(TI)及美國賽靈斯(Xilinx)，邀請TI及Xilinx中國技術(shù)中心長期從事高校教學(xué)并具有豐富研發(fā)經(jīng)驗(yàn)的教授以及研究生導(dǎo)師授課,在上海首次分別舉辦DSP（數(shù)字信號(hào)處理）和FPGA（現(xiàn)場可編程序邏輯器件）培訓(xùn)班。
培訓(xùn)目標(biāo)：
本培訓(xùn)課程旨在幫助學(xué)員進(jìn)行DSP/FPGA的系統(tǒng)學(xué)習(xí)，執(zhí)行交通大學(xué)標(biāo)準(zhǔn)教學(xué)流程,以工程實(shí)踐為例，講授業(yè)界最優(yōu)秀的集成環(huán)境，最簡潔的開發(fā)流程，理論聯(lián)系實(shí)際配合TI以及Xilinx等公司提供的開發(fā)平臺(tái)，系統(tǒng)的開設(shè)實(shí)驗(yàn)，培養(yǎng)學(xué)員熟練掌握和使用數(shù)字系統(tǒng)開發(fā)工具、開發(fā)流程，能夠獨(dú)立解決開發(fā)中的常見問題,培養(yǎng)出真正意義上的開發(fā)工程師。
報(bào)名要求：
1、DSP/FPGA系統(tǒng)的軟件和硬件開發(fā)工程師：電子類專業(yè)的中等學(xué)歷以及大專院校學(xué)生
2、學(xué)員應(yīng)具備：學(xué)習(xí)過數(shù)字電路,模擬電路,信號(hào)處理原理
課程安排:
課程一：DSP（數(shù)字信號(hào)處理）
每周日全天，上午9：00—下午17：00；課程為兩個(gè)月，8周
培訓(xùn)費(fèi)用：5800元（包含理論課和實(shí)驗(yàn)課）
課程二：FPGA（現(xiàn)場可編程序邏輯器件）
每周六全天，上午9：00—下午17：00；課程為兩個(gè)月，8周
培訓(xùn)費(fèi)用：5500元（包含理論課和實(shí)驗(yàn)課）
上課地點(diǎn)：上海市徐匯區(qū)漕溪路165號(hào)6樓機(jī)房
學(xué)院享受優(yōu)惠
1、學(xué)員可以憑聽課證，按照高校實(shí)驗(yàn)室優(yōu)惠價(jià)，限量購買TI、Xilinx以及SEED合眾達(dá)開發(fā)套件。
2、學(xué)員如有開發(fā)項(xiàng)目需要，可以得到合眾達(dá)技術(shù)支持，包括選型指導(dǎo)，免費(fèi)樣片，研發(fā)技術(shù)支持等全面技術(shù)支持。
3、學(xué)員會(huì)定期收到研討會(huì)通知，參加各類SEED、TI、Xilinx研討會(huì)以及技術(shù)講座。
課程內(nèi)容：
單片機(jī)與CPLD/FPGA技術(shù)的課程內(nèi)容（80課時(shí)）
嵌入式系統(tǒng)概述
AT89S51單片機(jī)的硬件結(jié)構(gòu)
指令系統(tǒng)及匯編程序設(shè)計(jì)
單片機(jī)內(nèi)部資源及應(yīng)用
CPLD/FPGA的組成結(jié)構(gòu)與應(yīng)用
AT89S51單片機(jī)系統(tǒng)資源擴(kuò)展
單片機(jī)硬件軟件綜合系統(tǒng)開發(fā)
基于Quartus II的CPLD/FPGA數(shù)字系統(tǒng)設(shè)計(jì)
SeaMCU綜合實(shí)驗(yàn)系統(tǒng)開發(fā)
電子時(shí)鐘系統(tǒng)設(shè)計(jì)
計(jì)算器系統(tǒng)設(shè)計(jì)
單片機(jī)與FPGA之間的通信
能力拓展
硬件系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)談
軟件系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)談
----------------------------------------------------------
可編程邏輯器件及描述語言EDA（FPGA/CPLD）
由IDETCO編寫,北京航空航天大學(xué)出版社出版及清華大學(xué)出版社出版的IDETCO訓(xùn)練營指定教材，使用IDETCO編寫的《Sea
Chicago8.0學(xué)習(xí)開發(fā)器使用手冊》。
★EDA概述；
★EDA電路基礎(chǔ)及工作原理；
★QUARTUS的安裝與使用；
★ISE的安裝
★VHDL語言編程基礎(chǔ)`；
★VHDL語言程序設(shè)計(jì)
★VHDL語言程序設(shè)計(jì)
★led矩陣的程序設(shè)計(jì)
★時(shí)序分析；
★交通燈的邏輯分析與設(shè)計(jì)
★電子鐘的分析與設(shè)計(jì)；
★時(shí)鐘產(chǎn)生模塊
★控制邏輯模塊
★計(jì)時(shí)模塊
★數(shù)據(jù)譯碼模塊
★顯示控制模塊
★cpld部分的程序設(shè)計(jì)；
★ISE的使用方法；
★KS0066的結(jié)構(gòu)特點(diǎn)；
★ KS0066與MPU接口信號(hào)與時(shí)序
★KS0066的內(nèi)部結(jié)構(gòu)
★KS0066的指令詳解
★KS0066與MPU接口時(shí)序
★L(fēng)CD系統(tǒng)初試化流程
★L(fēng)CD接口的設(shè)計(jì)與實(shí)現(xiàn)
★字符型LCD的應(yīng)用
----------------------------------------------------------
DSP（數(shù)字信號(hào)處理）課程內(nèi)容
授課老師介紹：
胡劍凌，工學(xué)博士，受聘為上海交通大學(xué)電子工程系信號(hào)與信息處理系統(tǒng)專業(yè)副教授。主要研究方向?yàn)椋簲?shù)字信號(hào)處理，多媒體信號(hào)處理，語音編碼，音頻編碼，音頻檢索，圖像檢測/檢索，數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)，嵌入式系統(tǒng)設(shè)計(jì)。現(xiàn)工作于上海交通大學(xué)圖像通信與信息處理研究所、上海交通大學(xué)芯片與系統(tǒng)設(shè)計(jì)中心和上海交通大學(xué)與美國德州儀器DSP技術(shù)中心。自1997年以來，作為上海交通大學(xué)與TI
DSP技術(shù)中心的主要成員，一直從事DSP系統(tǒng)的研究和設(shè)計(jì)，并長期承擔(dān)TI DSP青年教師培訓(xùn)。目前承擔(dān)上海交通大學(xué)電子工程系信號(hào)與信息處理專業(yè)兩門學(xué)位課程的教學(xué)任務(wù)：自適應(yīng)信號(hào)處理和數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)與實(shí)踐，一門選修課程：先進(jìn)的數(shù)字信號(hào)處理技術(shù)與應(yīng)用。編寫了兩本上海市研究生教學(xué)用書：《數(shù)字信號(hào)處理系統(tǒng)應(yīng)用與設(shè)計(jì)》和《數(shù)字信號(hào)處理器開發(fā)實(shí)踐》，其中的《數(shù)字信號(hào)處理系統(tǒng)應(yīng)用與設(shè)計(jì)》一書獲得上海交通大學(xué)
2005年優(yōu)秀教材一等獎(jiǎng)。翻譯了國外教材一本：《信號(hào)與系統(tǒng)》，由機(jī)械工業(yè)出版社于2005年出版。目前已發(fā)表各類學(xué)術(shù)論文30多篇，作為主要研究人員參加了多項(xiàng)國家和橫向項(xiàng)目，包括：高清晰度電視SoC平臺(tái)、中國下一代網(wǎng)絡(luò)（CNGI）視頻多媒體點(diǎn)播系統(tǒng)、多路MPEG-4監(jiān)控系統(tǒng)技術(shù)研究、MPEG-2
AAC心理聲學(xué)模型的研究、MEPG-2 AAC LC碼流分析器的研究、高質(zhì)量音頻編碼器的研究、語音編解碼庫設(shè)計(jì)、MP3解碼器的DSP實(shí)現(xiàn)等。熟悉目前各種語音和音頻編碼算法，并具有豐富的在DSP系統(tǒng)、嵌入式系統(tǒng)上實(shí)現(xiàn)各種語音、音頻等算法的經(jīng)驗(yàn)。
《數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)與實(shí)踐》課程教學(xué)大綱
一、課程基本信息
1、課程名稱（中/英文）：數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)與實(shí)踐/Design And Practice Of DSP System
2、學(xué)時(shí)：48-54
3、先修課程：信號(hào)與系統(tǒng)，數(shù)字信號(hào)處理，微機(jī)原理，數(shù)字電路
4、教材、教學(xué)參考書：
《數(shù)字信號(hào)處理系統(tǒng)的應(yīng)用和設(shè)計(jì)》，胡劍凌、徐盛，上海交通大學(xué)出版社，2003；
《數(shù)字信號(hào)處理器開發(fā)實(shí)踐》，徐盛、胡劍凌，上海交通大學(xué)出版社，2003
二、課程性質(zhì)和任務(wù)
本課程是一門介紹現(xiàn)代數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)的技術(shù)專業(yè)課�！稊�(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)與實(shí)踐》系統(tǒng)地介紹數(shù)字信號(hào)處理系統(tǒng)在系統(tǒng)設(shè)計(jì)、硬件設(shè)計(jì)和軟件設(shè)計(jì)的基本方法、關(guān)鍵步驟和實(shí)現(xiàn)手段。同時(shí)，也將介紹數(shù)字信號(hào)處理系統(tǒng)實(shí)現(xiàn)方面的最新的技術(shù)，如DSP對操作系統(tǒng)軟件的支持、DSP軟件設(shè)計(jì)的通用接口規(guī)范以及多核混合的DSP等。該課程歸納總結(jié)出數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)的理論，從宏觀的角度分析數(shù)字信號(hào)處理系統(tǒng)的組成和性能，而不僅僅局限于某個(gè)公司的某類芯片。
本課程的任務(wù)是通過教學(xué)各個(gè)環(huán)節(jié)，運(yùn)用各種教學(xué)手段和方法，使學(xué)生掌握數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)的基本理論和基本方法；培養(yǎng)和提高學(xué)生數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)和分析的能力，并通過該課程的學(xué)習(xí)擴(kuò)大學(xué)生知識(shí)面，為今后的研究和技術(shù)工作打下堅(jiān)實(shí)的基礎(chǔ)。
三、教學(xué)內(nèi)容和基本要求
1.數(shù)字信號(hào)處理系統(tǒng)的組成
掌握數(shù)字信號(hào)處理系統(tǒng)的基本組成
掌握軟件和硬件實(shí)現(xiàn)的基本方法
掌握數(shù)字信號(hào)處理器的硬件特點(diǎn)
2.數(shù)字信號(hào)處理器的硬件結(jié)構(gòu)
掌握Haverd結(jié)構(gòu)的基本特點(diǎn)
掌握運(yùn)算單元的結(jié)構(gòu)和功能
掌握片上外設(shè)的工作原理和設(shè)置
掌握DSP自舉的工作原理
3.數(shù)字信號(hào)處理器的軟件編程
掌握RISC和CISC指令集的特點(diǎn)
了解DSP中特殊指令的應(yīng)用
掌握DSP軟件優(yōu)化的基本方法
掌握DSP軟件設(shè)計(jì)的基本流程
4.常見的數(shù)字信號(hào)處理器的介紹
熟悉單處理核DSP的結(jié)構(gòu)特點(diǎn)
熟悉VLIW結(jié)構(gòu)DSP的特點(diǎn)
了解多處理核DSP的特點(diǎn)
5.DSP軟件通用接口的規(guī)范
掌握DSP軟件通用接口的必要性和重要性
掌握高級語言（C語言）和匯編語言的混合編程技術(shù)
了解通用接口規(guī)范
6.DSP系統(tǒng)設(shè)計(jì)
了解DSP與常用外圍設(shè)備（存儲(chǔ)器，F(xiàn)IFO，AD/DA等）的接口
了解DSP與計(jì)算機(jī)總線的接口
了解DSP與其他DSP及MCU的接口
四、實(shí)驗(yàn)（上機(jī)）內(nèi)容和基本要求
1．實(shí)驗(yàn)的學(xué)時(shí)數(shù)為24學(xué)時(shí)
2．實(shí)驗(yàn)以能力培養(yǎng)為主，不規(guī)定具體的實(shí)現(xiàn)手段，只提出實(shí)驗(yàn)設(shè)計(jì)目標(biāo)，鍛煉學(xué)生獨(dú)立分析和解決問題的能力。
3．實(shí)驗(yàn)內(nèi)容：
基礎(chǔ)性實(shí)驗(yàn)包括：集成開發(fā)環(huán)境CCS基礎(chǔ)、數(shù)據(jù)尋址、數(shù)模/模數(shù)接口實(shí)驗(yàn)、UART異步串口通信接口實(shí)驗(yàn)、中斷仿真、程序設(shè)計(jì)初步、正弦信號(hào)發(fā)生器、FIR濾波器的實(shí)現(xiàn)、IIR濾波器的實(shí)現(xiàn)、快速傅立葉變換（FFT）、濾波器設(shè)計(jì)。
課程設(shè)計(jì)實(shí)驗(yàn)采取推薦實(shí)驗(yàn)和自選實(shí)驗(yàn)的方式，鼓勵(lì)學(xué)生結(jié)合自己學(xué)習(xí)、科研中的問題，設(shè)計(jì)相應(yīng)的實(shí)驗(yàn)題目。
4．通過實(shí)驗(yàn)應(yīng)使學(xué)生掌握數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)和開發(fā)的基本過程，提高學(xué)生調(diào)試系統(tǒng)的能力，并增強(qiáng)其分析、整理數(shù)據(jù)和撰寫工作報(bào)告的能力。
五、對學(xué)生能力培養(yǎng)的要求
1．課內(nèi)教學(xué)活動(dòng)：在課內(nèi)教學(xué)中側(cè)重于培養(yǎng)學(xué)生對基本概念和基本理論的理解，并且闡明其技術(shù)在實(shí)際應(yīng)用中的工程背景以及實(shí)現(xiàn)上的工程考慮。
2．課外科技活動(dòng)和社會(huì)實(shí)踐等教學(xué)活動(dòng)中能力培養(yǎng)的安排和要求：廣泛閱讀相關(guān)文獻(xiàn)，進(jìn)行計(jì)算機(jī)仿真研究，使學(xué)生具有初步從事科研能力。
------------------------------------------------------------------------------------
FPGA（現(xiàn)場可編程門陣列）課程設(shè)計(jì)
授課老師介紹：
趙 峰，博士，專業(yè)，電子科學(xué)與技術(shù)，上海交通大學(xué)FPGA主講教師以及實(shí)驗(yàn)室主講教師，從事教學(xué)和科研工作，教過的課程包括《嵌入式系統(tǒng)理論與設(shè)計(jì)》、《高等計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》、《數(shù)字集成電路設(shè)計(jì)》等；其中《嵌入式系統(tǒng)理論與設(shè)計(jì)》的教學(xué)采用XILINX公司的XUP
BOARD:VII Pro 和Spartan3E。目前的科研方向：基于FPGA的圖像處理算法的軟、硬件協(xié)同設(shè)計(jì)
曾任：
一、上海銀晨智能識(shí)別科技有限公司 DSP開發(fā)部經(jīng)理
1.“基于TMS320C6204的嵌入式人臉識(shí)別器”的設(shè)計(jì)與開發(fā)
“基于TMS320C6204的嵌入式人臉識(shí)別器”是銀晨公司的重點(diǎn)項(xiàng)目，2003年4月立項(xiàng)，同年12月原理樣機(jī)研制成功。主要負(fù)責(zé)人。該項(xiàng)目獲“上海市重點(diǎn)高科技新產(chǎn)品”，本人申請一項(xiàng)專利“嵌入式人臉識(shí)別器”
2．“基于TMS320DM642的嵌入式人臉識(shí)別器”的設(shè)計(jì)與開發(fā)
“基于TMS320DM642的嵌入式人臉識(shí)別器”是銀晨公司的重點(diǎn)預(yù)研項(xiàng)目，2004年2月立項(xiàng)，2004年7月底圓滿結(jié)束。該項(xiàng)目負(fù)責(zé)人。
3.“基于TMS320DM642的AVS壓縮算法的實(shí)現(xiàn)方案研究”
從2004年初，開始論證AVS視頻壓縮算法的實(shí)現(xiàn)方案，通過在DM642上的實(shí)現(xiàn)和性能分析，發(fā)現(xiàn)高清圖像通過單片DM642實(shí)現(xiàn)不現(xiàn)實(shí)，轉(zhuǎn)而實(shí)現(xiàn)了AVS-M(針對QCIF圖像)。該項(xiàng)目的主要參與人。
二、中國科學(xué)院上海技術(shù)物理研究所 博士（分系統(tǒng)負(fù)責(zé)人）
進(jìn)行DSP和FPGA的系統(tǒng)開發(fā)和算法研究，負(fù)責(zé)某軍事系統(tǒng)的分系統(tǒng)設(shè)計(jì)。
《Xilinx FPGA嵌入式系統(tǒng)培訓(xùn)班》課程大綱
1.環(huán)境要求
軟件：ISE8.2、EDK8.2
硬件：Xilinx XUP BOARD (Virtex II Pro)
2.授課老師：趙峰
另外配備兩名助教
3.課程特色
3.1.案例式培訓(xùn)
該培訓(xùn)是完全由工程項(xiàng)目案例驅(qū)動(dòng)的培訓(xùn)，從實(shí)際的工程項(xiàng)目提煉出熱點(diǎn)的案例：視頻媒體應(yīng)用和音頻應(yīng)用，從零開始，培訓(xùn)完成，項(xiàng)目即完成；
3.2.強(qiáng)化項(xiàng)目管理
強(qiáng)調(diào)正規(guī)的項(xiàng)目管理流程，從SPEC定義開始，完成設(shè)計(jì)文檔，結(jié)項(xiàng)文檔等，突出進(jìn)度控制、團(tuán)隊(duì)協(xié)作；
3.3.體驗(yàn)式學(xué)習(xí)
強(qiáng)調(diào)動(dòng)手能力的培養(yǎng)，簡練理論內(nèi)容與豐富的實(shí)驗(yàn)相結(jié)合，自主設(shè)計(jì)的項(xiàng)目案例作為主
線貫穿培訓(xùn)完整過程；
3.4.小班開課，手把手教學(xué)
每班20名學(xué)員，配備兩名專門實(shí)驗(yàn)助教，手把手式指導(dǎo)。
4.課程內(nèi)容：該課程共64課時(shí)
Lecture 1 FPGA簡介與入門實(shí)驗(yàn)，共4課時(shí)
Lecture 2 ISE軟件環(huán)境與開發(fā)體驗(yàn)，共4課時(shí)
Lecture 3 EDK軟件環(huán)境與開發(fā)體驗(yàn)，共4課時(shí)
Lecture 4 FPGA硬件環(huán)境熟悉與開發(fā)體驗(yàn)，共4課時(shí)
Lecture 5 VerilogHDL語言基礎(chǔ)與ISE系列實(shí)驗(yàn)，共11課時(shí)
Lecture 6 C語言基礎(chǔ)與EDK系列實(shí)驗(yàn)，共8課時(shí)
Lecture 7項(xiàng)目管理基礎(chǔ)，共3課時(shí)
Project 1 音頻采集與播放，共10課時(shí)
Project 2 Mp3播放，共16課時(shí)
[返回頁首]
|
